

(19)

JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **09139431 A**

(43) Date of publication of application: **27.05.97**

(51) Int. Cl

H01L 21/82
H01L 21/316
H01L 21/3205

(21) Application number: **07296551**

(71) Applicant: **NEC CORP**

(22) Date of filing: **15.11.95**

(72) Inventor: **WATANABE TAKESHI**


(54) **SEMICONDUCTOR DEVICE AND ITS
MANUFACTURE**

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device having a planar structure of multilayer interconnections, in which moisture is stopped from entering through fuse holes in order to prevent the degradation of device characteristics.

SOLUTION: An opening 11 is provided in a cover film 10, an insulating film, etc., to blow a fuse 3, and it is surrounded by a dummy wiring layer 5X in a horizontal plane. The dummy wiring layer 5X is in the same plane as an SOG film 7 for flattening, and thus the former causes interruption in the continuity of the latter. Even if the SOG film 7 is partially exposed in the opening 11, the dummy circuit layer 5X serves as a shield so that moisture can not enter the circuit inside.

COPYRIGHT: (C)1997,JPO



(10) 日本国特許庁 (1) P (12) 公開特許公報 (A)

(11) 特許公開番号 特開平9-139431

(43) 公開日 平成9年(1997)5月27日

(51) Int. Cl. ⁴	識別記号	庁内整理番号	技術表示箇所
H 0 1 L	21/82	F 1	
	21/316	H 0 1 L	21/82
	21/3205		21/316
			21/82
			21/88
			S、

審査請求 有、請求項の数5 OL (全6頁)


(21) 出願番号	特開平7-298551	(71) 出願人	00004227 日本電気株式会社 東京都港区芝五丁目7番1号
(22) 公開日	平成7年(1995)11月15日	(72) 発明者	渡辺 真士 東京都港区芝五丁目7番1号 日本電気株式会社内
		(74) 代理人	弁護士 鈴木 幸夫

(54) 発明の名称 半導体装置とその製造方法

(57) 【要約】

【課題】 多層配線構造の平坦化を図るためにSOG膜を利用すると、ヒューズ溶断用の開口内にSOG膜の増部が露呈され、このSOG膜を通して水分が内部回路にまで進入され、半導体装置の特性が劣化される。

【解決手段】 ヒューズ3を溶断するためにカバー膜10や絶縁膜8等に設けた開口11を平坦方向に開くようにダミーの配線層5Xを形成する。このダミーの配線層5Xは平坦化を行うためのSOG膜7と同じ層に位置されるため、SOG膜7を開口11の周囲において分断することになる。開口11内にその一端部が露呈されたSOG膜7が水分を吸収しても、ダミー配線層5Xによって水分の伝達が防止され、水分が内部回路にまで進入することが防止される。



【特許請求の範囲】

【請求項1】 上下層の配線層を絶縁する層間絶縁膜の一部が露布絶縁膜が形成されて平坦化を行っている多層配線構造を有する半導体装置において、前記露布絶縁膜を含む前記層間絶縁膜の厚さ方向にわたって開設された開口を有し、かつ前記露布絶縁膜と同じ層に前記開口を平坦方向に開く配線層が形成されていることを特徴とする半導体装置。

【請求項2】 開口を開く配線層は、ダミーの配線層である請求項1の半導体装置。

【請求項3】 層間絶縁膜の下層には冗長回路のヒューズが形成されており、開口はこのヒューズ形成領域に開設されている請求項1または2の半導体装置。

【請求項4】 半導体基板に第1の絶縁膜及び第2の絶縁膜を形成する工程と、この第2の絶縁膜上に配線層を形成し、かつこの配線層の一部により所要の領域に開く状のダミーの配線層を形成する工程と、全面に第3の絶縁膜を形成した後、露布絶縁膜を露布し、かつこれをエッチングバックして前記配線層の直上の露布絶縁膜を除く工程と、全面に第4の絶縁膜及びカバー膜を形成する工程と、前記ダミーの配線層で囲まれた領域に前記カバー膜の表面から前記露布絶縁膜を含む所要の厚さ範囲にわたって開口を開設する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項5】 第1の絶縁膜上の所要の領域に冗長回路のヒューズを形成し、その上に第2の絶縁膜を形成し、かつ前記ダミーの配線層は前記ヒューズの一部を囲むように形成され、前記開口は前記ヒューズ上に設けられ、第2の絶縁膜が所要の厚さに残される厚さまで開設される請求項4の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は冗長回路を有し、かつ多層配線構造の半導体装置とその製造方法に関する。

【0002】

【従来の技術】 近年における半導体装置の高集積化に伴って多層配線構造が採用されているが、下層配線によってその表面に段差が生じると、上層配線において段切れ等の不良が生じ易くなる。このため、従来から下層配線の段差を緩和する構成が提案されている。図6はその一例を示す図である。先ず、図6(a)のように、半導体基板1の全面にCVD法によりシリコン酸化膜からなる第1の絶縁膜2と第2の絶縁膜4を形成する。そして、その上にタンタムシリコンCVD法により約500nmのタンタムシリコン配線層5を形成し、その上にガラスやCVD法により500nmのガラスや酸化膜からなる第3の絶縁膜6を形成する。そして、この第3の絶縁膜6上には有機シリカ(SOG)膜7を露布した後、約400℃、30分のベーク処理を行う。

【0003】 次に、図6(b)のように、前記タンタムシリコン配線層5の上側において前記第3の絶縁膜6の一部が露呈されるまで前記SOG膜7をエッチングバックする。これにより前記タンタムシリコン配線層5の間にのみSOG膜7が残され、配線層の間の段差が緩和される。

【0004】 しかる上で、図6(c)のように、全面にガラスやCVD法により約400nmのガラスや酸化膜からなる第4の絶縁膜8を形成し、タンタムシリコン配線層5の上にコンタクト孔8aを形成する。さらに、このコンタクト孔8aを形成後、タンタムシリコン配線層5に接続されるようにスパッタ法により700nmのAlSiCuと50nmのTiNを形成し、層間配線層9を形成する。次に、全面に約1000nmのカバー膜10を形成する。

【0005】 ところで、前記したような半導体装置においては、素子の微細化により生じ易い素子欠陥を救済するために冗長回路が設けられることがある。この冗長回路は例えばヒューズにより本回路に接続されており、本回路に欠陥が生じたときにヒューズを切断して本回路の一部を冗長回路に切り替えることが行われている。例えば、前記した例では、図7(a)に示すように、第1の絶縁膜2の上にタンタムシリコンサイドによりヒューズ3を形成して、図6(c)に示した工程が完了した後に、図7(b)のように、このヒューズを形成した領域において前記カバー膜10、第4、第3の各絶縁膜8、6を選択エッチングして開口11を設け、かつ第2の絶縁膜4もその厚厚を低減させている。ヒューズ3を切断する場合には、この開口11を通してヒューズ3にレーザー光を投射し、ヒューズを溶断している。

【0006】

【発明が解決しようとする課題】 このようにヒューズの溶断効率を高めるために、ヒューズ上の絶縁膜をエッチングして開口を形成しているが、このとき、図7(b)のように、開口11の形成領域に前記SOG膜7がエッチングされずに残存していると、このSOG膜7の増部が開口11の周囲に露呈される状態が生じることになる。このようにSOG膜7の増部が露呈されていると、半導体装置を露出出したガラスやタンタムシリコンからの水分がSOG膜7の増部から吸収され、吸収された水分がSOG膜7を通して内部回路にまで伝えられ、内部回路を電気的に短絡して半導体装置の動作不良や信頼性を低下させる原因となる。

【0007】 このため、開口11の形成領域にSOG膜7が完全に残らないように、SOG膜のエッチングを進行させると、エッチング時間が長くなって製造効率が低下するとともに、配線領域のSOG膜の膜厚も低減され、前記した多層配線構造の平坦化効果が低下してしまうことになる。

【0008】 本発明の目的は、多層配線構造の平坦化を図る一方で、ヒューズ開口からの水分の進入による特性劣化を防止した半導体装置とその製造方法を提供することである。

とにある。

【0009】

【課題を解決するための手段】本発明の半導体装置は、上下層の配線層を絶縁する層間絶縁膜の一部にSOG膜が形成されて平坦化を行っている多層配線構造を行なう半導体装置において、SOG膜を含む層間絶縁膜の厚さ方向にわたって開設された開口を有し、かつSOG膜と同じ様に開口を平面方向に開く配線層が形成されて、ダメージの配線層で構成される。また、開口は元々回路のヒューズ形成領域に開設され、この開口を利用してヒューズの消滅を行うように形成される。

【0010】本発明の半導体装置の製造方法は、半導体基板上に第1の絶縁膜及び第2の絶縁膜を形成する工程と、この第2の絶縁膜上に配線層を形成し、かつこの配線層の一部により所要の領域に開いたダメージの配線層を形成する工程と、全面に第3の絶縁膜を形成した後、SOG膜を塗布し、かつこれをエッチングバツクして前記配線層の直上のSOG膜を除去する工程と、全面に第4の絶縁膜及びカバーク膜を形成する工程と、前記ダメージの配線層で開かれた領域にカバーク膜の表面からSOG膜を含む所要の厚さ範囲にわたって開口を開設する工程とを含んでいる。特に、第1の絶縁膜上の所要の領域に元々回路のヒューズを形成し、その上に第2の絶縁膜を形成し、かつ前記ダメージの配線層は前記ヒューズの一部を囲むように形成され、前記開口は前記ヒューズ上における第2の絶縁膜が所要の厚さに残される厚さまで開設される。

【0011】【発明の実施の形態】次に、本発明の実施形態を図面を参照して説明する。図1ないし図4は本発明の実施形態を工程順に示す図であり、図1〜図3のそれぞれにおいて、(a)は配線領域の、(b)はヒューズ領域の断面図である。先ず、図1(a)、(b)のように、半導体基板1の全面にCVD法によりシリコン酸化膜からなる第1の絶縁膜2を形成し、その上でヒューズ領域には約150nmのタンタムシリサイドからなるヒューズ3を形成し、その上に第2の絶縁膜4を形成する。また、配線領域ではこの第2絶縁膜4の上にタンタムCVD法により約500nmのタンタム配線層5を形成する。このとき、ヒューズ領域では、タンタム配線層の一部を利用して後工程で形成する開口を包囲する領域に、ダメージのタンタム配線層5Xを形成しておく。

【0012】しかも、前記タンタム配線層5の上面にプラズマCVD法により500nmのプラズマ酸化膜からなる第3の絶縁膜6を形成する。そして、この第3の絶縁膜6上には有線シリカ(SOG)膜7を塗布した後、約400℃、30分のベーク処理を行う。【0013】次いで、図2(a)、(b)のように、前

記タンタム配線層5の上面において前記第3の絶縁膜6の一部が露呈されるまで前記SOG膜7をエッチングバツクする。これにより配線領域では前記タンタム配線層5の間にのみSOG膜7が残され、配線層5の間の段差が覆われる。また、ヒューズ領域にはエッチングされないSOG膜7が残されている。

【0014】しかも、図3(a)、(b)のように、全面にプラズマCVD法により約400nmのプラズマ酸化膜からなる第4の絶縁膜8を形成する。そして、配線領域でタンタム配線層5の上にコンタクト孔を形成し、その後、タンタム配線層5に接続されるようにスパッタ法により700nmのAlSiCuと50nmのTiNを形成し、積層配線層9を形成する。次に、全面に約1000nmのカバーク膜10を形成する。

【0015】次いで、図4(a)のように、ヒューズ領域においては、ヒューズ3上の一部に対して前記カバーク膜10、第4、第3の各絶縁膜8、6を選択エッチングして開口11を設け、かつ第2の絶縁膜4もヒューズ3上の厚みが300〜400nmとなるように削減させている。この開口11を形成することにより、ヒューズ3を切断する場合には、この開口11を通してヒューズ3にレーザー光を投射して消滅することが容易となる。この開口11は、図4(b)に平面構成を示すように、前記ダメージのタンタム配線層5Xで囲まれた区画内に形成される。

【0016】したがって、このように構成された半導体装置では、開口11はSOG膜7の端部が露呈されているため、プラズマエッチングバツク停止したときに水分が開口11にまで進入され、SOG膜7が水分を吸収し、半導体装置の内部にまで水分が進入しようとする。しかしながら、開口11を囲むようにダメージのタンタム配線層5Xが形成されており、このダメージのタンタム配線層5XによってSOG膜7は内部回路とは分離された状態とされているため、水分はダメージのタンタム配線層5Xによって遮断され、内部回路にまで進入することが防止される。これにより、内部回路での電動的な短絡や信頼性の劣化が防止される。

【0017】また、この半導体装置では、SOG膜7がヒューズ領域に残存されているも、前記のように内部回路への水分の進入が防止されるため、SOG膜7のエッチングを必要以上に行うことなく、エッチング時間を短縮して半導体装置の製造効率を高め、かつSOG膜による多層配線構造の平坦化が促進できる。図6に、本発明の半導体装置をプラズマエッチングした上で、130℃、圧力2.5atm、速度100%の状態です00時間の試験を行ったところ、不良の発生は皆無であった。

【0018】ここで、図5に示すように、ヒューズ領域に形成するダメージのタンタム配線層は、ヒューズ開口を2重に囲むタンタム配線層5X1、5X2で構

成してもよい。さらには、スペースに余裕があれば、3重以上で囲むように形成してもよい。このダメージのタンタム配線層の数が多ければ、それだけSOG膜を通して水分が内部回路にまで進入することを防止する効果が高められる。


【0019】

【発明の効果】以上説明したように本発明は、層間絶縁膜の一部に致命絶縁膜が形成されて平坦化を行っている多層配線構造を有する半導体装置において、致命絶縁膜を含む層間絶縁膜の厚さ方向にわたって開設された開口を有し、かつ致命絶縁膜と同じ様に開口を平面方向に開く配線層が形成されているので、開口内にSOG膜の端部が露呈され、この端部から水分がSOG膜に吸収されて内部回路にまで進入しようとした場合でも、配線層によってSOG膜が分断されているため、水分が内部回路にまで進入されることはなく、半導体装置の特性劣化や信頼性の低下が防止される。また、開口を開けた領域に、SOG膜による多層配線構造の平坦化効果が高められる。

【図面の簡単な説明】

【図1】本発明の実施形態の製造方法を工程順に示す断面図のその1である。

【図1】



面図のその2である。

【図3】本発明の実施形態の製造方法を工程順に示す断面図のその3である。

【図4】本発明の実施形態の製造方法を工程順に示す断面図と平面図である。

【図5】本発明の他の実施形態における平面図である。


【図6】従来の半導体装置の製造方法の一例を工程順に示す断面図である。

【図7】図6の製造方法における問題点を説明するための断面図である。

【符号の説明】

- 1 半導体基板
- 2 第1の絶縁膜
- 3 ヒューズ
- 4 第2の絶縁膜
- 5 タンタム配線層
- 5X ダメージのタンタム配線層
- 6 第3の絶縁膜
- 7 SOG膜
- 8 第4の絶縁膜
- 9 積層配線層
- 10 カバーク膜
- 11 開口


【図2】




(5)

特開平09-139431


【図3】




【図5】



【図4】



【図6】



(6)

特開平09-139431

【図7】

